NF

★NIDE

U11 U13

95-219120/29

★JP 7130972-A

Gate array semiconductor IC - has power supply line in boundary part of bottom portion of each cell in Y direction


NEC IC MICROCOMPUTER SYSTEMS LTD 93.11.09 93JP-278786 (95.05.19) II01L 27/118, 21/82

The semiconductor IC has several cells. Each P type diffusion layer (12) and N type diffusion layer (13) of a cell are arranged with fixed spacing along Y direction in the chip (15). A lattice is shifted in 8 directions. The VDD and ground supply line GND are arranged between each basic cell in Y direction alternatively.

ADVANTAGE - Prevents generation of unconnected wiring. Improves integration density. Shortens design period. Simplifies power supply line connection to diffusion layer. (4pp Dwg.No.1/5)

N95-171891

U11-D03C1 U13-C04D



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-130972

(43)公開日 平成7年(1995)5月19日


(51) Int.Cl. ⁶ H 0 1 L 27/11		庁 内整理番号	FΙ		技術表示箇所	
21/82	2	8122-4M 8122-4M	H01L	21/ 82	M I.	
			審査請求	未請求 請求項(の数2 OL (全4頁)	
(21)出願番号	特願平5-278786 平成5年(1993)11月9日		(71)出顧人	000232036 日本電気アイシーマイコンシステム株式会社 神奈川県川崎市中原区小杉町1丁目403番 53		
			(72)発明者	志原 真彦 神奈川県川崎市	中原区小杉町一丁目403番 イシーマイコンシステム株	
			(74)代理人	弁理士 京本 1	直樹 (外2名)	

(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【目的】セル使用率の高い回路を実現する場合、ファンクションブロックを接続配線する配線格子が不足し、自動配置配線に於いて未接続配線が発生するのを低減する。

【構成】この半導体チップ15は基本セル14のF型拡散層12とN型拡散層13のおのおのがY方向に対してある一定間隔で隣合い、かつ、X方向に1格子すらして半導体チップ15に配置されており。このY方向の各基本セル14の間に交互に電源線11のVDD及びGNDを配置する。このような構成にすることで、Y方向の各基本セルが電源線11を共用することが可能となり、内部セル領域における電源線11の数を従来に比へ約50%減らすことができ。その分を接続配線格子として使用することでF・B間を接続するときの配線効率が良くなりF・B内のレイアウトも容易となる。



【特許請求の範囲】

【請求項1】 上部にP型拡散層と下部にN型拡散層を 有する基本セルと、上部にN型拡散層と下部にP型拡散 層を有する基本セルとを一丫方向にある一定間隔で交互 に配置したゲートアレイ配置の半導体集積回路装置に於 いて。前記Y方向に配置した各基本セルご境界部分に電 源線を有することを特徴とする半導体集積回路装置

【請求項告】 前記基本セル内のN型トゥンジスタOG N D に接続される拡散層と「前記基本セル内のP型トゥ ンジスタのVDDに接続される拡散層との一部をそれぞ。10 れ突出させ、これら拡散層を前記電源線で覆う請求項1 記載の半導体集積回路装置。

【発明の詳細な説明】

{0001}

【産業上の利用分野】本発明は半導体集積向路装置に関 し、特にゲートアレイ方式の半導体集積回路装置に関す

【0002】

【従来の技術】従来のゲートアレイ方式の半導体集積回 路装置は [44の基本セルに示すように 電源(11) D)線4]と電源(GND)線とをそれぞれP型拡散層 42上に N型拡散層43上に有しており、図5に示す ように「Y方向、X方向に規則性をもって内部セル領域 53の全面に敷き詰め形で図4の基本セル44を配置し て、半導体チュプ54が構成されている。

【0003】ところで、インバータやフリップフロップ 等の機能を有するファンカションプロッカ 口月 上・下 と称す)は、基本セル44を用いて設計されており、所 望心间路を実現する場合。プロックE・Bを配置し、ブ ロックF · B間の接続配線を設計基準により定めた配線 30 格子で行ない、半導体チュブ5.4を構成する。

[0004]

【発明が解決しようとする課題】この従来のゲートアレ イ方式による半導体集積回路装置では、所望の回路を実 現する時に半導体チップ54上でVDD線41及びGN D線4102本を有した基本セル44をY方向に配置す るか。 丰導体モップ54のY方向に於けるプロックド・ B間の接続配線格子がY方向に配置した基本セル446) 数の2倍の本数だけ電源軽41として使われてしまう。 為。セル使用率の高い回路を実現する場合、ブロッカト ・B間を接続配線する配線格子が不足して自動配置配線 に於いて未接続配線が発生し、セル使用率が低下して集 積度を上げるという問題点があった。さらに、未接続配 線を八手で接続配線する為、設計期間が長くなるという。 問題点もあった。

【0005】

【課題を解決するための手段】本発明のケートアレイ方 式の半導体集積回路装置は、上部にP型拡散層と下部に N型拡散層を有する基本セルと、上部にN型拡散層と下 部にP型拡散層を有する基本セルとを、Y方向にあるニー50 数を従来に比べ、約25%減らすことがてき、その分を

定間隔で交互に配置したケートアレイ方式の半導体集積 回路装置に於いて、Y方向に配置した各基本セルの境界 部分に電源線を有しており、特に基本セル内のト型トラ シンスタロGN Dに接続される拡散層と「基本セル内の」 1¹型トランンスタOVDDに接続される拡散層の一部を 突出させ この拡散層が前記電源線で覆われた構造を有 することを特徴とする。

[0008]

【実施例】国上は本発明の第1の実施例の半導体集積回 路装置のチェブを示す平面図である。

【0007】[4] において 第1の実施例は 上部にP 型拡散層「こと下部にN型拡散層」3を有する基本セル と、上部にト型拡散層13と下部にト型拡散層12を有 する基本セルとを、Y方向にある一定間隔で立互に配置 したゲートアレイ方式の半導体集積回路装置に於いて、 **丫方向に配置した苔基本セル140間に「電源線11を** 有している。

【0008】図1の基本セル14を詳しく示す図3の基 4セルト4のL型拡散層ト2とN型拡散層13のおのお 20 でが、Y方向に対してある。定間隔で隣合い。またN方 向に1格子すらして半導体チュブ15上に配置されると き。この芋方向の各基本セル14の間に「交互に電源線」 1.1 ○VDD線及びGND線を配置する。

【0009】このような構成にすることで、Y方回の各 基本セルト4が電源線11を共用することが可能とな

- り 内部セル領域における電源線11の数を従来に比 ィ、 約5.0%減らすことかでき、その分を接続配線格子 として使用することで、プロックド・B間を接続すると きの配線効率が良くなる。
- 【0010】また上型拡散層10およびト型拡散層13 び一部が電源線11に覆われた構造となっていること MOSトランシスタのソース側に電源を供給する場 台。ソースを電源線11へ接続し易く。プロックト・B でレイアウトが容易となる。

【0011】図2は本発明の第2の実施例の半導体チッ プロ平面的である。

【0012】図2において、P型MOSトランンスタと N型MOSトランシスタとメモリセル用N型MOSトラ シンスタとを有する基本セル2.4に於いて、F型拡散層 こことメモリセル用N型拡散層26のおのおごか平方向 に対してある一定間隔で隣合い、かつ各基本セル24〇 **上型拡散層に2が半方向に相対するときの基本セル2.2** をX方向に工格子ずらして半導体チップごも上に配置 し、戸型拡散層と2が相対するY方向の各基本セル間に N D D 線じ 1 を覆うように配置して各基本セルじ 4 O N 型拡散層23上には、GND線21を配置する。

【0013】このような構成にすることで、Y方向にE 型拡散層22か相対したときはVDD線じ1を共用する ことが可能となり、内部セル領域における電源線21〇 接続配線格子として使用することで、プロックド・B間 を接続するときの配線効率が良くなる。

【0014】また、P型拡散層22の一部か電源線21 に覆われた構造により、MOSトランシスタのソース側 に電源を供給する場合。ソースを電源線21へ接続し易 マープロックド・Bのレイアウトが容易となる。

{0015}

【発明の効果】以上説明したように、本発明は、Y方向 に配置した各基本セルの間に電源線のVDDまたはGN 半導体チュブ全体の配線格子上で占める割合を減らせる 為。セル使用率の高い回路でも容易に自動配置配線でプ ロックド・B間を接続配線できることから、木接続配線 を防ぎ、集積度を上げる効果を有し、さらに人手による 接続配線を必要としないので、設計期間が短縮できると いう効果も有する。

【0016】また、本発明は、特に基本セル内のN型ト ランジス々のGNDに接続される拡散層と基本セル内の P型トランジスタのV DDに接続される拡散層の一部を 突出させ、この拡散層を電源線で覆うような構造を有し*20~16、27、34、45~~ボリンリゲート

* た場合には、電源線を拡散層へ接続し易く、プロックド ・Bのレイアウトが容易になる効果を有する。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示す半導体チップの平 面図である。

【国2】 本発明の第2の実施例を示す半導体チップの平 面回てある。

【143】第1の実施例の基本セルの平面図である。

【144】 従来の基本セルの平面図である。

Dを有するのて電源線として使用される配線格子の数が 10 【[45】 従来の基本セルからなる主導体チップの平面図 である。

【符号の説明】

11, 21, 41, 51

12, 22, 32, 42 P型拡散層

13, 23, 33, 43 N型拡散層


14, 24, 31, 44, 52 基本セル

15,25,54 半導体チップ


メモリセル用ヽ型拡散層 2.6


53 内部セル領域


【図1】



【図2】







【図5】

